何やら面白そうな技術が

NECが32ナノのLSI多層配線を試作--45ナノノード比で漏れ電流3桁減 (CNET Japan)

いや，正確には「ＰＣ関連」っていうよりは，「コンピュータ全般」ですが。

ＣＰＵに限らずなんらかの処理を担当するプロセッサでは，その高性能化（つまりは，より高速な動作）への要求に対する対応として構造の微細化が進められているのは，比較的知られたことではありますが，その結果として現時点で問題となっているものの一つがリーク（漏れ）電流の増加による消費電力の増大です。
記事によると，そのリーク電流が「約３桁減らせた」と。
「約３桁」ってことは ････ およそ１０００分の１になった。と。

あくまで「試作」の段階でしかないので，この技術を利用した製品が何時登場するかは分かりませんが，最初に思った事は ････
「まず，間違いなく自社のスーパーコンピュータＳＸシリーズのＣＰＵに使用するだろうな」
ってこと。

リーク電流がプロセッサの消費電力に占める割合がどの程度なのかは製品によっても違うでしょうが，無駄な消費電力である事は間違いないわけですから，それを約３桁も減らす事が出来るのなら，結構セールスポイントにはなるんじゃないでしょうかね。
例えば，地球シミュレータのＣＰＵの消費電力は１４０Ｗと聞いた覚えがありますが，そのうちリーク電流による消費が１０Ｗあったとして，それが約３桁減らせればそれだけで消費電力は１３０Ｗになります（正しくは１３０．０１Ｗですが，１３０Ｗからすれば誤差みたいな範囲でしょう）。
ＣＰＵ１個だけならたいした感じはしませんが，スーパーコンピュータはＣＰＵを何百（あるいは，何千，何万）個も搭載しますから，全体では結構な差になるでしょう。
それだけでもセールスポイントが１つ増えるわけですから。

とまぁ，スーパーコンピュータに関してはズブの素人が考えたところでせいぜいこの程度ですが（笑）
鳴り物入りで発表されたけれど，短期間で廃れた，あるいは競合相手に破れ去った技術なんていくらでもあるわけだから，そうそう都合よくいくとは思えませんけどね。